DIY编程器网

标题: 降低肖特基PIN限幅器损耗设计 [打印本页]

作者: admin 时间: 2014-10-11 17:43
标题: 降低肖特基PIN限幅器损耗设计
无线通信接收器前端可能会因同步或异步信号传输形成过载，在时域双工系统中，交换器或循环器连接端口间的非完美隔离会造成前者、后者是两个未相关系统天线间造成的非故意耦合产生在核磁共振(NMR,Nuclear Magnetic Resonance)接收器中;

另一个造成过载的原因为发出刺激脉冲后探针线圈上存储能量所带来的振铃信号，缩小低噪声放大器(LNA,Low Noise Amplifier)器件尺寸的做法虽然可以改善射频性能，但会牺牲过载的承受能力，例如采用0.25μmpHEMT技术，400μm和800μm低噪声放大器的最高输入功率PiMAX分别为7dBm和10dBm，过载会影响硬件和承载的信息，太大的过度驱动会因跨接导线/金属化保险丝失效或晶体管结熔化造成器件故障，因过度驱动所造成的栅极电流快速增加也会因金属变化而缩短器件寿命。

除此之外，长时间暴露在微小过载情况下也会造成器件输出功率或第三阶输出截点的劣化，NMR接收器则会因前端接收器逐渐由饱和恢复的停滞时间(dead-time)而漏失关键信息。

限幅器通过允许低于特定水平的射频信号通过，并大幅度衰减超过阈值的较大信号来避免过载。最简单的限幅器电路包含一个PIN二极管以及作为直流返回路径的并联电感，也就是所谓的自偏压限幅器，但这个做法的阈值比许多低噪声放大器的过载限制更高。在基本PIN限幅二极管上并联肖特基二极管，也就是肖特基强化PIN限幅器可以降低限制阈值约10dB，主要原因是肖特基二极管较低的导通电压。

由于限幅器必须安排在接收器增益电路的前端才有效，因此它的小信号插入损耗会对整体噪声系数造成相同dB单位的增加，插入损耗主要来自于二极管寄生电容对传输线造成的负载。在过去，微波限幅器使用裸二极管芯片制造，但现代大量生产的限幅器二极管则使用会大幅度增加电容的塑料封装，另外，肖特基强化PIN限幅器中的额外二极管也会带来比PIN二极管限幅器更大的损耗 (图1)。

图1：肖特基强化PIN限幅器的常见电路安排和它的小信号等效电路

去除限幅器二极管电容问题的急迫性可以从许多被提出的解决方案中看出，二极管堆栈可以降低电容，却带来了较高的导通阈值，尽管使用平顶结构来移除部分PIN 结区可以降低寄生电容，却大幅度增加了二极管的转换热阻；另一方面，肖特基二极管可以通过高阻抗1/4波长传输线或指向性耦合器来由射频路径隔离，不过这些无源器件会增加成本和体积。电容性负载可以通过连接二极管到较低阻抗(12.5Ω)的节点来降低，却需要降压和升压变压器。为了降低这类限幅器的高频损耗而不需要付出前述方案的代价，我们研究了结合二极管寄生电容到低通梯型滤波器的创新配置。尽管使用二极管的寄生特性来降低损耗已经在自偏压PIN限幅器中提到，但从未出现在肖特基强化PIN限幅器上，本篇文章介绍了肖特基强化PIN限幅器的低损耗配置，并通过实验结果来确认它的更好性能。

材料和方法
为了快速制造新的配置，我们使用了原有二极管产品线的低成本SOT-323封装器件，PIN二极管拥有1.5μm的I层厚度、约1pF的零偏置电容以及适合新配置的双阳极封装形式。这个肖特基二极管拥有1mA时250mV的载子幅度，以及约0.8pF的零偏置电容，二极管跨接导线和引脚的寄生电感分别为 0.7nH和0.4nH，限幅器使用包含50Ω共平面波导接地(CPWG)传输线，中间采用间隙的30mil厚FR4印刷电路板实现，如图2所示。PIN 二极管采用阳极引脚跨越间隙的方式安装，肖特基二极管则如同常见限幅器一般连接到传输线的输出端，双阳极PIN二极管、肖特基二极管以及带间隙线的组合带来一个近似于低通梯型滤波器的小信号等效电路。为了进行性能比较，我们在相同电路板上安排一个组合到连续传输线的传统PIN肖特基限幅器，两个限幅器采用完全相同的二极管器件，基于两个二极管在传统限幅器配置中采用并联形式，因此它的小信号等效电路可由一个1.8pF的电容代表。

图2：上方为包含评估和参考限幅器的印刷电路板照片，左下为评估限幅器的细部电路图，右下则为评估限幅器的简化等效电路

结果和讨论
实验结果证实了新的配置可以改善插入损耗和带宽，由于寄生电容在频率低于300MHz时几乎不会造成影响，因此两个配置在此有相近的插入损耗，不过当频率超过300MHz时，损耗差异就会大幅度扩增。在常见的2.1GHz3G频段中，可以达到令人满意的0.8dB损耗差异，如此的改善也可以量化为带宽的提升，以1dB损耗点比较，新配置可以将最高频率限制由原本的1.3GHz提高到2.4GHz。

欢迎光临 DIY编程器网 (http://www.diybcq.com/)