DIY编程器网

标题: 《玩转IP core》之十二：电路串串香，D触发器链 [打印本页]

作者: admin 时间: 2014-10-12 16:25
标题: 《玩转IP core》之十二：电路串串香，D触发器链
昨夜晚间，在下我做了一个梦。却梦见：鄙人身穿大褂，手拿折扇，站在一个铺了桌布的讲台前面。讲台上一方醒木，台下若干人等。老夫身后两面锦旗：一面上“算法实现，德艺双馨----任□□”，另一面上“理论工程，比翼齐飞----侯□□”。我上台，先清一清喉咙：“嗯…噋…”。然后，“哗”一声打开扇子，上书“待岗”二字。另一手，拿起醒木一拍“啪”。我就醒了，闹钟响了，工作的一天开始了。

为了对得起朕梦里的十六个字，今个儿寡人给大家讲点有“理论”的：CRC校验（循环冗余校验码，Cyclic Redundancy Check）和编码器。如果您是做算法的或者以前接触过类似设计，那么完全可以退席了。去陪陪朋友，看点片子什么的。由于一下的内容绝对传统，所以不必浪费时间的。您要是看，贫僧自然是高兴的，就是不准看完了骂我。这一讲，老衲的目的就是讲给尚未接触过的各位施主的，因为这个话题里面涉及到“语言”翻译等非技术的问题。

从翻译这个话题说起，放心不会是“信达雅”的理论了。无论是谁，在写文档的时候都喜欢用自己熟悉的语言，这个也无可厚非。但是，在CRC这个事情上，编码理论的语言实在有些特别，先给大伙讲解一下。说白了，就是一层窗户纸----一捅就破。技术上，很多事情，也就是一层窗户纸了，所以很多人才不肯全说。猫不教老虎爬树同样的理由：“教会徒弟，饿死师傅”。

CRC校验的目的就是看接收的一串比特和原来发射的是不是一致，有没有接收误码。（还有校验错误率、校验最大错误比特啊，一堆理论。我也记不住，估计大家也不想听，就此忽略。）满足一下数字逻辑设计工程师的好奇心。这个知道不知道，不影响干活。数字逻辑就是算法和架构的使唤丫头，记住：“干活不称主家意，纵使辛苦也无功”。

CRC在编码界的春典，就是“gCRC16(D) = [D16 + D12 + D5 + 1]”（来抄自于3GPP TS36.212，这个多项式小的还真不敢信手拈来，没哪个理论水平）和“1 0001 0000 0001 0001”。这两个是一个东西。对于没有接触的人而言，就是与“天王盖地虎，宝塔镇河妖”类似的黑话。看的明白，不知道是什么。更有甚者，可能还会误解。“不必着急，少要惊慌”（救驾的没到，说书的来了），小人这就给大王们一一道来。

首先，大伙先看这两种说法的换算。第一种公式法是一种简写，没有特殊操作，只做实验的环节被忽略了。把公式里面所有“D的幂”，按照幂由高到低，二进制由左至右的顺序。公式里面有的写“1”，没有的填“0”，就成了第二种二进制的表现。

给大家一个口诀：“延时触发串一串，遇到一字砍一段。输入牵来异或算，输出导出入口看。”下面是一个例子，体现这个口诀如何实现前面的CRC校验。

“延时触发串一串”：画16个D触发器

“遇到一字砍一段”：在第五个和第十二个D触发器之前，留下一个空格用于填入第三步的XOR

“输入牵来异或算”：在上面空的地方，添加XOR运算。XOR的一个输入是上一级D触发器的输出，另一个是系统的输入。这一步里面，最高项和最低项是不参与的，留与最后一步操作

“输出导出入口看”：把最后一个D触发器的输出，引到系统入口处，与出入比特做XOR运算

这样就可以收工了。还有些“初始状态，触发器全填‘0’/‘1’”、“输入比特计数”和“全部灌入后，触发器当前比特就是结果”之类的杂活，叫喽啰们打发了吧。诸位客官和我说书的就不必操心了。

再多说几句“闲话”，我总是嘴贱喜欢说“闲话”。一般我是不建议在实现有关的HDL部分里面用“for”循环的。但是，在CRC这种典型的链式结构中，用一用倒是有好处的。但是，注意可别一兴奋把留空的地方也写到“for”里面了。那可就“摊上事了，摊上大事了”。

上一讲提到了，“凡是规则皆有例外”。这可是德语语法里面的名言，也适合我们的设计工作。在了解规则指定的目的的前提下，不造成影响的破坏一下下，倒也无妨大雅。这叫“艺高人胆大”。怕得是有些人，不知道规则是为了什么制定的，就开始瞎玩。那就是“东施效颦”（本来写“无知者无畏”的，换个文雅点的，俺也是文化人）。

“走一走，瞧一瞧了。技术不值钱，跳楼价大甩卖了，买一送一了。”现在是返场加演时间，给点掌声呗。

和CRC校验结构类似的，还有卷积编码器和Turbo编码器。这次老衲也不吝啬了，一并送与施主们了。大家注意，口诀来了：“比特接踵走，队里挑头抽。异或并蒂扣，并串把工收。”

一般都是买电饭锅，送锅铲的，某家也是这样了，在商言商。就不给分步设计的讲解，直接上卷积编码器的总图。至于Turbo编码器，也是照葫芦画瓢，不好侮辱列位的智商。对了，顺道说明一下，这个例子是3G系统里面的1/2卷积编码器（详见3GPP TS25.212）。

需要提醒各位的是，编码器里面D触发器链中间没有XOR，这个与CRC不同。这样倒是可以一“for”到底了。

别失望，这就是全部赠品了（有点亏心啊）。

这正是：“远看成串近视链，异或运算在中间。数据传输显身手，去伪存真照妖鉴。”

下一回，我们唠唠FIR滤波器，大家走好，大家回见。
---------
《玩转IP core》之一：我们的目标是ASIC
摘要：具体到一个产品里面，到底是采用FPGA还是ASIC，这个问题是多方面确定的。简单说，如果产品出货量小、时间紧、生命周期短，那么FPGA比较适合；反之就建议ASIC。但是，也不是完全绝对的，就像很难说少林和武当那个更牛一样。
《玩转IP core》之二：所见非所得
摘要：Verilog语言是由Gateway设计自动化公司的工程师于1983年末创立的；VHDL语言诞生于1983年，1987年被美国国防部和IEEE确定为标准的硬件描述语言。这个古人也“古”不到哪里去。上板砖！
《玩转IP core》之三：：统一行动听指挥
摘要：现在我们正沿着PCB数据大道，走向芯片大厦----就是大家眼前的巨大的、银色的大厦。我是本次旅行的导游，敝姓十，大叫可以叫我十导。路途之中，为了大家不感到无聊，本人先给大家略略介绍一下，什么是数字电路的时钟。数字电路中，时钟是整个电路最重要、最特殊的信号。
《玩转IP core》之四：踏雪寻熊---面积与速度的协调
摘要：具体到我们的FPGA/ASIC设计，这个“鱼”就是面积，而“熊掌”时钟频率（速度）。能不能很好的协调面积与速度的关系，是衡量一个数字逻辑设计工程师能力的一个重要标准。在本讲座的第二篇里面，会说明各种单元模块的不同面积和速度的基本解构；在第三篇中，则会通过例子，介绍如何在系统中很好综合考虑两者的关系，选择比较合适的实现解构。
《玩转IP core》之五：测试向量生成
摘要：在不考虑电源输入的前提下，在我们系统/板子上，能够不依靠其他外界输入而产生输出信号的器件有木有呢？当然有，而且必须有，那就是大名鼎鼎的晶振了，用来产生我们说过的、对以系统极端重要的系统时钟信号。
《玩转IP core》之六：程咬金的三板斧--系统基本结构

摘要：今天我们开始进入本讲座的第二部分：单元篇。大家将会发现，我们在基本单元设计里面，也就是三板斧：查找表、时分复用和流水线。但是，我们比程大将军稍稍高一点，我们会把这三招糅合，能产生变招。
《玩转IP core》之七：一个计数器引起的思考
摘要：设问句：在进行一个计数器单元设计之前，我们需要什么前提条件呢？首先，需要功能描述（一个计数器嘛，不就是在不是复位“RST”的状态，每来一个时钟内部/输出加一吗？还描述什么啊？磨洋工吧？----“非也，非也”，这个还是要描述一下。至少我们需要知道一下计数器的内部位数吧？也就是，计数器加到多大回到0。）另外，就象我们在前面“菜谱”那一讲里面说过的，需要了解系统需要的时钟频率。
《玩转IP core》之八：小学一年级水平，加法器的结构
摘要：工程设计里面有一个原则：从简单做起。这里面还有一个小故事，今天就不讲了。现在，我们先瞧瞧最简单的一个比特位宽的加法器：半/全加器。全加器的输入为三个一比特的信号a0、a1，还有低位的进位c0；输出也是两个一比特的信号：结果s和进位位c1。
《玩转IP core》之九：小学二年级水平，乘法器的结构
摘要：大伙儿已经通过两次讲座，了解了计数器和加法器大体结构。大家不难发现，同样的一种功能，可能由于需要、工作频率和代价的不同要求，存在若干种不同的结构。这些结构如何选择，实际上是一个艰难的选择。这些选择，很多时候都是靠一个工程师的经验（我们老年人也就靠这个混口饭吃了。要不就被“长江后浪推前浪，前浪死在沙滩上”了）。
《玩转IP core》之十：除法器的结构
摘要：如果各位在加法器和乘法器里面可以欣赏到了变化多端的话，那么在下不得不很遗憾的通知诸位：除法器里面大家只能看到“自古华山一条路”。不是我保守，是除法这个东西的本性。用《数学分析》里的说法，加法和乘法都是线性运算满足交换律的，除法是非线性运算不满足交换律的。这是数学上的根子，可以用来唬人。
《玩转IP core》之十一：非线性求值的孤独九剑,CORDIC方法

摘要：现在来个“师夷长技以制夷”，给大家画画CORDIC的流水线（因为是小数运算，假设实数“1”为十六进制的全1，实数值就可以折算了。这是普遍的技巧，不详述。）。还有一个小技巧就是由于每步的放大作用，公式里预先收缩了一把。
《玩转IP core》之十三：简直的层层叠，FIR滤波器的串联实现

摘要：今天我们继续信号处理的行程，给大家介绍FIR滤波的串行实现。却说“请介绍FIR滤波器和IIR滤波器的差别”，这可是一道非常典型的面试题。这道题目类似于《哈利波特》里面那个“分院帽”的作用，当然这个题目里面没有宝剑。
《玩转IP core》之十四：我的地盘我做主，锁相与分频
摘要：在做设计的时候，谁都希望片子的输入时钟是稳定的、可靠的，并且和我们系统的采样频率是一致的。这是最理想状态。可惜啊，希望是丰满的，现实是骨感的。很多时候，情况并没有这么理想。这种时候，就需要我们自己调节系统时钟，达到系统工作的目的了。不是大伙儿“无知者无畏”，是不得不为啊。实际上，在很多通讯系统中，对于系统时钟的调节都是不可避免的。
《玩转IP core》之十五：国球与其它，输入输出介绍
摘要：我们现在正式为《第三篇：系统篇》剪彩（哗哗哗，掌声响起来，我心更明白…）。在这一部分里面，会在更高的层次上，分析设计问题。大伙儿不仅仅能看到《单元篇》里面的各个部件的应用，而且会发现系统绝对不是单元的简单的搭积木。在整个讲座里面，“变化”是永远的主题。
《玩转IP core》之十六：来个批发价，多路数字中频系统设计
摘要：数字中频主要分两种类型：数字上变频（DUC）和数字下变频（DDC），它们的主要功能是相反，但原理和实现的方法是十分相似。由于FIR滤波器里面讲的是下采样的例子，这里也就以数字下变频作为例子，这样匹配。
《玩转IP core》之十七：看客做饭，CDMA接收机的同步
摘要：这一讲里面会介绍CDMA系统的同步部分，这不是重点。关键是，大伙儿会看到同样的算法，在终端和基站侧由于系统用户数目不同，会有不同实现。这是给大家的一个启示：不能因循守旧，要与时俱进。
《玩转IP core》之十八：磨刀不误砍柴工，程序的风格（2月19号上线）
摘要：“代码风格和规则”这个问题，很多人看来不是十分重要。但是，我问问大伙儿几个现象，看看是否遇到过？过了三个月，读不懂自己的程序的，有木有？看别人代码，赶脚不如自己重写的，有木有？做C代码的，竟然能看懂你的程序的，有木有？调试的时候，感觉是老虎吃天----无从下口，有木有？如果有，以老衲的经验，多多少少和“代码风格和规则”有些瓜葛。

------------------=--------
如果你从事FPGA研发，或者你对IP core设计感兴趣，欢迎关注《玩转IP core》系列技术讲座，每周三加菲博士与你不见不散，如果针对本讲座有任何技术问题欢迎与加菲进行技术互动可以加入QQ群（FPGA交流圈：23294742），或者去交流区提问：《玩转IP core》交流区

关注与非网官方微博：http://e.weibo.com/eefocus 我们的讲座内容将在微博同步更新。

加菲独家供稿与非网，谢绝任何形式的转载，与非网做你技术生涯中最有价值的电子网站。

欢迎光临 DIY编程器网 (http://www.diybcq.com/)