频率测量电路采用由可编程逻辑器件( CPLD: Complex Programm able Logic Device)组成分频测周期逻辑电路,由高稳定晶振提供测量时钟源。此电路对选频放大器输出的旋进信号进行数字周期测量,石英晶体振荡器的振荡频率为40 MHz,精度可达±25 ns.将其作为计数脉冲,由测量电路的计数器记录脉冲个数,通过单片机计算处理可得到精确的频率值,如图3所示。
考虑到低功耗设计及3.3 V供电电源,电路采用EPM 7064AET I44-10 CPLD芯片,而且仪器在非测量状态下将关闭此部分电源以节省电量。用Verilog HDL ( Verilog High speed integrated circuit hardw are Descript ion Language)语言实现编程.
2.5其他电路器件的选择考虑到仪器的工作温度范围较大,液晶显示器采用耐低温特性较好的图形液晶显示器。为降低功耗,提高电源利用率,各级电路采用LM 2674供电.这是一款纹波及干扰较小的DC-DC芯片,但仍要做好电源及数字电路部分的屏蔽及与模拟信号放大器的隔离。FLASH ROM ( Flash Read Only Memory)采用三星公司的64MB存储器K9F1208.