DIY编程器网

标题: 时钟分配芯片在调整并行数据采集中的作用 [打印本页]

作者: liyf 时间: 2012-1-16 17:30
标题: 时钟分配芯片在调整并行数据采集中的作用

　　1 经典采样理论
　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。

　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。

　　3? 系统实现及时钟芯片配置
　　如上所述，利用M片ADC芯片理论上可以把采样率提高到单片ADC的M倍。那么利用4片采样率为250 Msps的ADC芯片AD9481，可以把采样率提高到1 Msps水平。其中时钟芯片的配置是设计的重要环节。
　　AD9510是有美国模拟半导体公司推出的一款精确时钟分配芯片。它具有2路1.6 GHz的差分时钟输入、8路时钟输出以及片上PLL核。其中，包括4路独立的1.2 GHz LVPECL时钟输出。另外4路独立的时钟输出可设置成LVDS或CMOS：设置成LVDS输出时，频率可以达到800 MHz；设置成CMOS输出时，频率可以达到250 MHz。同时，该款芯片还能通过SPI串行编程来控制输出时钟间的相位延迟，且抖动和相位噪声极低。

　　将每个通道的输出设置为4分频和50％占空比。把通道1设置为低电平起始，0输入时钟延时；把输出通道2设置为低电平起始，1个输入时钟延时；把输出通道3设置为低电平起始，2个输入时钟延时；把输出通道4设置为低电平起始，3个输入时钟延时。这样就实现了图6中相位相差90°的4通道输出。通过时钟芯片配置产生相差90°的采样时钟提供给4片采样芯片AD9481，可以使总的采样率达到1 Gsps的水平。
　　结? 语
　　本文通过对时钟分配芯片AD9510的正确配置，采用ADC芯片AD9481实现了4个通道90°相位偏移的高速时钟输出，从而大大提高了系统采集速度。
　　需要注意的是，多片ADC并行采样的方式势必引入通道适配误差，在后续的处理上必须引起足够的重视。

欢迎光临 DIY编程器网 (http://www.diybcq.com/)