基于单片机的CCD驱动电路的设计

liyf

　CCD是一种固体成像器件[1]，应用广泛。CCD工作需要多路脉冲驱动，并且各路脉冲在时序上要严格对应。对于CCD时序的设计，通常采用CPLD和FPGA技术，CPLD在低频CCD时序设计中使用[2-4]，FPGA则用在更为复杂的时序设计中[5]。对于驱动比较简单的线阵CCD没有必要用这种成本比较高的电路。本文针对东芝公司的线阵CCD芯片TCD1304设计了基于单片机ATmega16的驱动电路。采用ATmega16的定时器/计数器timer0的CTC(比较匹配时清零定时器)模式和timer1的相位与频率修正PWM模式产生所需要的基本波形，可通过修改单片机程序中的参数来改变输出波形的频率和占空比，使得波形调整便捷。1  ATmega16的CTC模式及相位与频率修正PWM模式　ATmega16的timer0的CTC模式可通过令控制寄存器TCCR0的WGM01=1和WGM00=0来设定。寄存器OCR0用于调节计数器的分辨率，当计数器的数值TCNT0等于OCR0中的值时计数器清零，即OCR0定义了计数器的TOP值，亦即分辨率。这个模式使得用户可以很容易地控制比较匹配输出的频率。CTC模式的时序图如图1所示。计数器数值TCNT0一直累加到TCNT0与OCR0匹配，然后TCNT0清零。



    为了在CTC模式下得到波形输出，可以设置输出脚OC0在每次比较匹配发生时改变逻辑电平，这可以通过设置COM01:0=1来完成。在期望获得OC0输出之前，首先要将其端口设置为输出。波形发生器能够产生的最大频率由公式fOC0=fclk_I/O/2·N·(1+OCR0)来确定，变量N代表预分频因子(1、8、64或1 024)。　ATmega16的timer1的相位与频率修正模式可通过令控制寄存器TCCR1A和TCCR1B中的WGM13:0=8或9来设定。该种模式可以产生高精度的、相位与频率都准确的PWM波形，其工作时序图如图2所示。这是一种双斜坡操作的模式，计数器重复地从BOTTOM计数到TOP，然后又从TOP倒退回到BOTTOM。TOP的值可由ICR1(WGM13:0=8)或OCR1A(WGM13:0=9)来确定。在一般比较输出模式下，当TCNT1向TOP计数时，若TCNT1与OCR1A相匹配，输出脚OC1A(B)清零，并置为低电平；当TCNT1向BOTTOM计数时，若TCNT1与OCR1A相匹配时，输出脚OC1A(B)置为高电平，工作于反向输出比较时正好相反。输出的PWM波形的频率由公式fOC1A(B)=fclk_I/O/2·N·TOP来确定，变量N代表预分频因子(1、8、64或1 024)。通过改变ICR1及OCR1A两个寄存器的值就可完成PWM波形占空比的调整。



2 线阵图像传感器TCD1304的时序分析    CCD芯片TCD1304是一款高灵敏度、低暗电流的线阵图像传感器，其光电灵敏度的典型值可达到160 V/lx.s，可用于条码扫描、光谱测量等场合。TCD1304有两种工作方式：普通工作方式和电子快门工作方式，图3为在普通工作方式下的时序图。