HDTV接收机吕Viterbi译码器的FPGA实现

liyf

  
         
    摘要：在对Viterbi译码算法性能进行Matlab软件仿真的基础上，结合数字HDTV地面广播COFDM传输系统中FEC模块内码解码的具体要求，采用FPGA技术实现了Viterbi译码电路。并通过系统调测验证了设计的合理性与可靠性。
    关键词：Viterbi译码 FPGA 收缩卷积码 高清晰度数字电视（HDTV）
高清晰度数字电视（HDTV）技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个国的科技综合实力，蕴藏着巨大的市场潜力。数字电视地面广播编码正交频分复用（CMOFDM）传输系统以其较强的抗多径干扰性能、易于实现移动接收等优点在HDTV的研究中占有很重要的地位。而COFDM系统中编、解码技术是影响系统性能的一个重要因素。本文正是基于一种最大似然译码——Viterbi（VB）译码算法思想，从FPGA实现的角度探讨在COFDM系统中内码（收缩卷积码）的解码。


1 设计算法简述
在HDTV地面广播COFDM系统中，所用内码为收缩卷积码，除1/2主码率外，还有2/3。3/4、5/6、7/8码率的卷积编码。在实际的传输信道中，噪声一般是加性高斯白噪声（AWGN），输入AWGN信道的是二进制信号序列。为了充分利用信道输出信号的信息，提高传输系统译码的可靠性，首先把信道的输出信号量化，将Q电平量化序列输入Viterbi译码器，因此本文采用的VB译码算法为软判决译码算法。
1.1 主码率1/2的卷积码编码
目前，在国际卫星通信和很多通信系统中，（2，1，6）码是首选的使用VB译码的标准卷积码。由于该码能使误码率达到最小，且能克服相位误差，所以在HDTV地面广播COFDM传输系统中，内码采用（2，1，6）码，它的子生成元为（171，133），均为八进制。对应的生成多项式G（D）=[1+D+D2+D3+D6,1+D2+D3+D5+D6]，df=10。其编码器的实现框图如图1。
由于（2，1，6）码有62个状态，为直观直见，采用列表的方法来表述它的篱笆图，如表1所示。

表1 （2，1，6）卷积码编码的状态转移示意图
[table]


Si-1状态[/td]
0输入时的输出[/td]
0输入的一状态Si[/td]
1输入时的输出[/td]
1输入的下一状态Si+1[/td][/tr]

S0
S1
·
·
·
S62
S63[/td]
00
10
·
·
·
10
00[/td]
S0
S2
·
·
·
S60
S62[/td]
11
01
·
·
·
01
11[/td]
S1
S3
·
·
·
S61
S63[/td][/tr]