数字信号处理FPGA平面布置图

liyf

                    　　通过打开File Open｜fun_text.rpt，或者双击rpt按钮，就能够在编译器窗口（请参阅图1）中看到设计结果。在Utilities｜Find Text｜LCs下的device summary中可以看到所使用的LC和存储器模块的数量。在报告文件中可以看到元器件的输出管脚和逻辑合成的结果（也就是逻辑方程）。核对包括偏移二进制码格式的正弦表的存储器初始化文件slne.mif，这一文件是使用本书所附光盘book2e/util目录下的slne.exe程序生成的。选择MaxPlusll｜Ploorplan Editor就可以看到其物理实现。单击reduce scale按钮就可以生成图1所示的屏幕。注意：累加器使用的是快速进位链，因而只有偶数列用于被改进的路由。



　　图1 频率合成器设计的平面布置图
　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）