DS31400 用于频率转换和频率合成应用的定时IC

liyf

DS31400是一款灵活的高性能定时IC，用于各种频率转换和频率合成应用。该器件的8路输入时钟和14路输出时钟的任何一路均可接收或产生2kHz至750MHz的频率。器件内部两个独立的DPLL用于产生两路独立的时钟。
　　按照要求的分频比对输入时钟进行分频，并可连续监测工作状态和频率精度。可以手动或自动选择最合适的输入时钟作为两路数字PLL的参考时钟。每个DPLL锁定所选择的参考时钟，提供可编程带宽和极高的分辨率保持功能，并能够在两个输入时钟之间实现真正的无缝切换。数字PLL之后连接时钟合成子系统，该子系统具有七个可完全编程的数字频率合成模块、三个高速低抖动APLL和14个输出时钟，每个输出时钟具有各自的32位分频器和相位调整电路。APLL提供分数比例调节和低于1ps RMS的输出抖动。
　　在电信系统中，该器件具备作为中心定时功能或线卡定时IC所需的全部特性和功能。配合适当的振荡器，该器件能够满足Stratum 2、3E、3、4E、4，G.812 I类至IV类，G.813和G.8262标准要求。该器件完全支持同步以太网的时钟频率。
　　关键特性
　　八路输入时钟
　　差分或CMOS/TTL格式
　　2kHz至750MHz的任何频率
　　高分辨率分数分频比支持64B/66B和FEC (例如237/255、238/255)或任何其它分频比要求
　　连续监测输入时钟质量
　　自动或手动时钟选择
　　三路2/4/8kHz帧同步输入
　　两路高性能DPLL
　　输入丢失情况下无缝切换参考时钟
　　自动或手动构建相位
　　所有输入丢失时提供保持功能
　　可编程带宽：0.5mHz至400Hz
　　七路数字频率合成器
　　每路合成器可从属于任何一个DPLL
　　产生2kHz的任一倍频时钟，最高可达77.76MHz
　　DFS时钟相位调整
　　三路APLL输出
　　输出时钟频率可达750MHz
　　高分辨率分数分频比支持64B/66B和FEC (例如255/237、255/238)或任何其它分频比要求
　　输出抖动低于1ps RMS
　　从同一参考时钟同时产生三路不同速率的低抖动时钟(例如622.08MHz SONET、255/237 x 622.08MHz OTU2和156.25MHz 10GE)
　　七组14路输出时钟
　　< 1Hz至750MHz范围的任何频率
　　每组受控于一个DFS时钟、任何APLL时钟或任何输入时钟
　　每组具有一个差分输出(三路CML、四路LVDS/LVPECL)和独立的CMOS/TTL输出
　　每路输出提供32位分频器
　　两路电信应用同步输出：8kHz和2kHz
　　通用特性
　　适合线卡IC或定时卡IC，支持Stratum 2/3E/3/4E/4、SMC、SEC/EEC或SSU
　　几乎能够接收并产生最高750MHz的任何频率，其中包括1Hz、2kHz、8kHz、NxDS1、NxE1、DS2/J2、DS3、E3、2.5MHz、25MHz、125MHz、156.25MHz和Nx19.44MHz (最高可达622.08MHz)
　　内部补偿本振频率误差
　　SPI?处理器接口
　　1.8V工作电压，3.3V I/O电压(容限电压为5V)
　　17mm x 17mm CSBGA封装