一种用于GPS波段的低相噪VCO设计

liyf

《电子技术应用》2012年第38卷第2期
随着无线通信技术的发展，GPS 终端的使用得到了
迅速的推广， 市场对低压， 低功耗、低噪声、尺寸小的单
片射频前端电路的需求越来越多。VCO 是射频前端中
的关键模块， 它主要提供本地振荡信号， 将射频信号混
频到中频， 因此具有高频谱纯度的正弦信号对整个系
统的噪声性能至关重要。目前， 基于CMOS 工艺的VCO
电路的研究是集成电路研究的一个重点。在VCO 设计
中， 主要考虑的几个设计指标是： 相位噪声、功耗、调谐
范围和模块的面积。相位噪声是反映数据通信可靠性
和质量的一个重要指标。由于通信频段的稀缺性， 对高
频电路的设计者而言， 如何设计出低相位噪声振荡器是
一个挑战。
本文提出一种低压低功耗CMOS VCO 电路的设计，
为了降低工作电压范围，减小相位噪声，采用PMOS 顶部
偏置电路代替底部的NMOS 偏置电路， 在电路中串联了
一个大的滤波电容以滤除电路中的高频噪声， 并采用一
种累加模式的MOS 管提供宽的频率调谐范围。
1 相位噪声性能分析与提高
压控振荡器是锁相环中的高频噪声的主要噪声源。
由振荡器产生的信号为正弦波， 理想的正弦波信号的频
谱是一个冲击函数， 但由于实际电路中各种噪声的存
在， 振荡器输出信号的频谱是一个群带。相位噪声是用
来衡量振荡器噪声性能的参数， 主要用来衡量噪声对相
位的扰动性能， 通常定义为给定频率处1 Hz 带宽内的
噪声信号功率与输出信号总功率之比。
L(f-fc)=10log[Sc(f)/Sc(fc)] (1)
在各类文献中提出了很多模型来分析振荡器的相
位噪声， 其中最为典型的Leeson 相位噪声模型可以得到
下面的相噪特征公式：
L{fm}=10log{ 2FkT
Psig
[1+( fosc
2Qfm
)2](1+ f1/f
fm
)} (2)
其中，F 是调节相噪曲线的经验系数，k 是玻尔兹曼
常数，T 为绝对温度，Psig
为信号功率，fm
为偏离频率，f1/f
为振荡器中有源器件的闪烁噪声角频率，fosc
为振荡频
一种用于GPS 波段的低相噪VCO 设计
许亚兰1，2，江金光1，刘俐2
（1．武汉大学卫星导航定位技术研究中心，湖北武汉430079；
2．深圳职业技术学院电信学院，广东深圳518055）
摘要： 设计了一种工作频率为1.8 GHz 的低相噪频率可调的LC 压控振荡器电路。该压控振荡
器采用AMOS 管作为变容二极管，提高了频率的调谐范围。为了降低电路的相位噪声，设计中采用了
PMOS 顶部偏置电路代替底部的NMOS 偏置电路， 并在电路中串联了一个大电容以滤除电路中的高
频噪声。仿真测试结果表明，该电路在1 MHz 频偏时其相位噪声为-116.5 dBc/Hz。
关键词： GPS；相位噪声；电感电容压控振荡器；互补金属氧化物半导体
中图分类号： TN409 文献标识码： A 文章编号： 0258-7998(2012)02-0047-03
Design of low phase noise VCO used in GPS band
Xu Yalan1 ，2，Jiang Jinguang1，Liu Li2
（1．GNSS Research Center, Wuhan University ，Wuhan 430079 ，China ；
2．College of Electronic and Information Shenzhen Polytechnic ，Shenzhen 518055 ，China ）
Abstract ： A single-chip low phase noise LC VCO which can generate 1.8 GHz signal is proposed in this paper. The top-biased
PMOS, with capacitor connected in parallel, is used in order to decrease the noise contribution in the oscillated frequency.
Moreover, an accumulation MOS varactor is adopted to provide a wider tuning frequency range with a measured phase noise of -
116.5 dBc/Hz@1 MHz offset.
Key words ： GPS ；phase noise ；LC_VCO；CMOS
集成电路应用Application of Integrated Circuits
47
欢迎网上投稿[img]www.chinaaet.com]www.chinaaet.com 《电子技术应用》2012年第38卷第2期
率，Q 为LC 谐振腔品质因数。从式(2) 可以看出， 减少相
位噪声最为直接的办法是增加Psig∝V2
peak ， 另一个最为
有效的办法是采用Q 值大的谐振腔。
在振荡频率fosc
下，LC 电路的品质因数Q 定义为:
Q=LR
2πfosc=1R
LC
姨(3)
从式(3) 可以看出，L 和C 的比值越大， 则Q 值越
大， 电路的选频特性越好， 其他频率的信号就被更好地
抑制。实际上，L 和C 比值的上限是由所需的频率调谐
范围所确定的。将式（3） 代入式（2 ） 可得：
L{fm}=10log{ 2FkT
Psig
[1+( R
4πLfm
)2](1+ f1/ f
fm
)} (4)
从式(4)可以看出，相位噪声与谐振频率无关，或者说
如果信号功率可以通过某种办法控制为一个常数时，则相
位噪声与调谐范围的比值应该是一个常数； 同时还表明，
相位噪声与谐振腔等效电阻有关，但除了不可避免的等效
电阻外，相位噪声还可以通过其他途径进行优化。
典型的LC VCO 如图1
所示，MOS 管交叉连接构成负
阻对， 整个电路的偏置电流由
尾电流源提供， 电感和电容成
为选频网络。其噪声源主要来
自于LC 谐振腔的等效热电
阻、构成负阻的MOS 管对和
尾部电流源三个部分。近年来
的研究表明， 在传统的尾电流
偏置LC VCO 中， 尾电流噪声
占所有相位噪声的75%， 是最为重要的噪声源。因此，
减少或消除尾电流噪声是优化电路噪声性能的主要研
究方向。消除尾电流噪声主要手段有两个。(1) 采用滤
波的方法滤除偏置噪声；(2) 消除偏置电流源。尾电流
噪声包括闪烁噪声和热噪声。将尾电流噪声转换为相
位噪声的机理有两种： 第一种机理中，NMOS 交叉耦合
对M1 和M2 起到混频器的作用， 将尾电流噪声上变频
到输出端成为AM 噪声。由于变容二极管的非线性提
供了电压到频率的转换， 从而起到AM-PM 转换的作
用， 使整个电路相位噪声性能变差； 在第二种机理中，
NMOS 交叉耦合对本身的非线性直接起到AM-PM 的
作用， 将尾电流晶体管和开关对的闪烁噪声进行上变
频转换为相位噪声。研究表明， 尾电流的闪烁噪声上
变频和交叉耦合对是造成总的相噪并导致总相噪性能
变差的最主要因素。有三种方法可以减弱尾电流的闪
烁噪声上变频：(1)通过引入额外的LC 网络滤除尾电流
噪声。由于增加的LC 网络要占据片内或片外的空间，
因此这种方案比较复杂而且不经济；(2) 采用噪声消除
电路减少噪声上变频；(3) 提高交叉耦合对的线性、降低
VCO 增益， 可以减少AM-PM 变换， 但这种办法会导致
调谐范围变窄。
2 电路设计
2.1 片上电感的设计
根据上述相位噪声模型可知， 增大谐振电路的品质
因数可以改善相位噪声。增大电路的品质因数会使谐振
电路的带宽变小， 对噪声的抑制力就会加强。谐振电路
的Q 值由电感的Q 值和MOSFET 变容二极管的Q 值决
定。对射频电路而言， 电感的品质因数一直远远小于二
极管和变容二极管， 没有一个理想的电感一直是VCO
电路设计的一大缺陷。在本设计中采用了差分螺旋片上
电感， 在硅基片上合成并通过层之间互联的螺旋电感是
现在主流的硅制造工艺。其电感的品质因数主要由其生
产工艺决定。有各种不同的方法可以得到高的电感品质
因数， 如基于微电子机械系统(MEMS) 技术的片上螺旋
电感， 由于它采用降低损耗衬垫、减小金属线圈损耗和
构造三维立体结构等新技术， 电感性能要优于传统的片
上电感， 同时Q 值也得以提高， 且其体积小， 功耗低， 易
于片内集成。在CMOS 工艺中， 由于金属层厚度比双极
性工艺薄， 会导致串联电阻增大。而且， 电感和基座之间
的距离很短， 基座是高度掺杂的， 这会使得元件与基座
之间高度耦合， 导致电路性能变差。通常会通过减少寄
生元件来减少损耗。减少串联阻抗的有效措施是金属层
之间的并联。通过各种基质结构与接地屏蔽来减少涡
流， 电感和基座之间的电容耦合是固定值。与标准
CMOS 技术相兼容的方案是在电感下偏置一个N 阱。由
于在本设计中， 负阻部分采用的是差分结构， 电感也采
用高品质的差分电感。
2.2 频率调谐的控制
在MOS 技术中， 可以通过将一个FET 管连成二极
管并加上反偏电压来构成变容二极管。近年来， 变容二
极管在CMOS 电路中的应用中越来越广泛， 由于其电容
的变化受偏置电压控制， 因此可以通过改变控制电压来
改变振荡频率， 从而构成电压可控频率器件。有两种常
用的方法可以将MOS FET 连成一个二极管。
(1)B-S -D 连在一起， 电压加在门极和B -S -D 之
间。这种结构的变容二极管有三种工作模式： 反型、耗尽
和积累。因此其电容值的变化具有非单调性。
(2) 在第二种变容二极管中， 电压只加在门极（G 极）
和基座之间，S 极和D 极不连接， 这种叫做累加型变容
二极管， 其物理结构如图2 所示。这种结构的变容二极
L
VDD
VC
C C
L
M1 M2
M3 M4
图1 典型的LC VCO 电路图
集成电路应用Application of Integrated Circuits
48
《电子技术应用》2012年第38卷第2期
管只有累加和耗尽两种工作模式， 在控制区域随着控制
电压的增加， 其电容值减小， 它的C-V 曲线同样是非线
性的， 但是具有单调性。与前一种变容二极管相比， 它的
CMAX/CMIN
值很大， 在电路中可以得到更大的频率调谐范
围。在本设计中， 采用的是“ 累加” 模式变容二极管。
2.3 电路的总体设计
设计电路如图3 所示， 本设计在偏置电路部分中采
用了顶层偏置PMOS 电流源， 代替底层偏置的NMOS 。在
负阻部分采用差动交耦合对代替普通的交叉耦合对。由
于PMOS 电流源在一个独立的N 阱中， 对基座噪声有很
好的免疫力， 而且相对于NMOS 工艺而言，PMOS 的闪烁
噪声更小， 可以减少上变频机理产生的噪声。同时， 在电
路中采用一个大电容与PMOS 电流源并联， 为高阶谐波
噪声提供一个对地的低阻通道。因此， 电路中的C1 可以
消除MOS 管M5 产生的高频噪声， 并减少下变频带来的
相位噪声。
在交叉耦合对的设计中， 首先要考虑的是起振条
件， 交叉耦合对是电路中的负阻元件， 在能量方面， 负阻
产生的能量必须大于LC 振荡回路的等效并联电阻消耗
的能量， 即：
2/gm≤Rp (5)
其中，Rp
为LC 谐振回路的等效并联阻抗，gm
为NMOS 的
跨导。交叉耦合对的等效输入阻抗为一个负阻， 阻值为
2/gm。在本文中采用了全差分的电路， 包括PMOS 管互耦
对和NMOS 互耦对。其等效负阻为-2/((gmn+gmp)， 采用工
艺使NMOS 和PMOS 的跨导值相等。为了保证起振， 并
有一定的设计余量， 取gmn=gmp=1.5 Rp。
3 仿真结果
LC 振荡器的仿真采用Cadence Spectre RF， 本研究所
设计的电路采用0.18 μm 双阱CMOS 工艺实现， 电路集
成了VCO 所有无源和有源元件。建立集成电感在射频波
段的正确模型很重要， 在螺旋电感布局中采用多层结构
和对地屏蔽带， 可以提供更高的品质因数。在设计中， 电
感被包围在基底地层中， 可以减少基底噪声的影响并减
少电路中其他部件磁通的影响。电路的仿真结果如图4
所示， 图4(a) 是振荡器的相位噪声特性， 图4 (b) 是VCO
的调谐特性曲线。
本文设计了一种用于GPS 电路的压控振荡器电路，
具有较低的相位噪声和较大的调谐频率。分析了各种相
位噪声的机理和降低噪声的方法， 并对电路中无源元件
的设计提供了思路和参考的设计方法， 对压控振荡器电
路的设计有一定的参考作用。
参考文献
[1] ASPEMYR L ，LINTEN D.An ultra low voltage low power
fully integrated VCO for GPS in 90 nm RF-CMOS[J] .
Analog Integrated Circuits and Signal Processing ，2006 ，46
(1).
[2] 邬蓉，衣晓峰，唐长文，等.一个1.5 V 低相位噪声的高频
率LC 压控振荡器的设计[J]. 复旦学报（ 自然科学版） ，
2005(2).
[3] TIEBOUT M.Low-power low-phase-noise differentially
tuned quadrature VCO design in standard CMOS[J].IEEE
Journal of solid-state Circuits-IEEE Solid-State Circuits ，
2001 ，36(7).
[4] YOUNG D J ，MALLIN S J ，CROSS M.2 GHz CMOS voltage-
controlled oscillator with optimal design of phase
noise and power dissipation[C].IEEE Radio Frequency
Integrated Circuits Symposium ，2007.
[5] HONG,LEE S.Low phase noise gm-boosted differential
gate-to-source feedback colpitts CMOS VCO[J].IEEE
Solid-State Circuits ，2009 ，44(11).
[6] 肖时茂， 马成炎. 低功耗宽带CMOS LC-VCO 设计[J]. 固
体电子学研究与进展，2010 ，30 （1 ）.
[7] HAJIMIRI A.A noise-shifting differential colpitts.VCO[J].
IEEE Solid-State Circuits ，2002 ，12(12).
( 收稿日期：2011-10-10)
作者简介：
许亚兰， 女，1972 年生， 副教授， 主要研究方向： 射频通
信集成电路与系统。
集成电路应用Application of Integrated Circuits
一种用于GPS波段的低相噪VCO设计.pdf (302.01 KB, 下载次数: 3)

2014-10-1 08:04 上传

点击文件名下载附件
下载积分: 银子 -10 两