基于双嵌入式处理器的高清数字电视设计

liyf

1 引言
　　随着数字传输技术和图像处理技术的提高，电视技术正逐步从SDTV（Standard Definition TV，标准清晰度电视）过渡到HDTV（High Definition TV，高清晰度电视）。高清数字电视符合人们对高品质的数字多媒体播放和高性能的网络信息终端的需要，具备广阔的市场前景，其基于嵌入式系统技术的实现也成为嵌入式领域的新热点[1-2]。
　　高清电视是指播放画质超过720p或者1080i的高清晰度电视系统（i表示隔行扫描，p表示逐行扫描）。目前标清的播放画质为480i，而DVD最高画质可以达到480p，即720x480逐行显示的标准，可见高清电视要比最清晰的DVD还要清晰许多。美国的高清标准主要有两种格式，1280×720p/60Hz和1920×1080i/60Hz，欧洲支持1920× 1080i/50Hz。
　　数字电视的标准主要有美国的ATSC和欧洲的DVb两种。二者的信源编码都采用MPEG2，信道编码和调制方式不同。ATSC针对地面广播；DVb分为卫星（DVb-S）、有线（DVb-C）和地面（DVb-T）等方式。
　　当前市场上的高清电视

系统本身并没有接收数字电视信号的功能，主要还是接收的普通模拟电视信号，如果要接收数字电视、浏览网络信息，还需要外置机顶盒。由于外置机顶盒和电视机是两套系统，有各自独立的用户界面，包括两套遥控器和OSD界面（On-Screen-Display），使用过程中会给用户带来不便，而目前将二者功能合一的单机系统方案还不成熟，成本也高。如果利用比较成熟的机顶盒芯片方案内置在高清电视系统中，将获得低成本、高性能的高清数字电视解决方案[3]。
　　DVb-T接收方便，应用广泛，本文将给出一种基于多嵌入式处理器的高清DVb-T数字电视的设计，在模拟高清电视中内置DVb-T数字信号接收模块，通过实现HDTV模块与DVb-T模块处理器之间的双机通信来同步处理任务，最终组合成一个完整的数字高清电视系统。为了将两个独立的模块进行组合，文章提出了实现该系统单一系统映像的方法，通过单一系统映像为用户提供单一的用户操作界面，单一的显示界面，单一的数据维护，使用户感觉是一套系统在运行。
2 系统硬件结构
2.1 DVb-T模块
　　DVb-T接收模块基于ST公司的高清机顶盒解码芯片Sti7710[4]，由32位RISC CPU ST20和MPEG2 A/V解码器组成，A/V解码器是MP@HL规格的，支持1280×720p或1920× 1080i高清分辨率输出，其系统硬件框图和信号流程如图1所示。DVb-T模块分三个部分：前端接收解调、A/V解码、A/V输出。
　　前端接收解调由Tuner和解调器组成，地面传输的DVb-T数字电视信号通过Tuner接收，Tuner将中频信号传送给QAM解调器。解调器采用ST的芯片STV0370，可以解调COFDM调制的信号，解出MPEG TS流。TS流通过并行或串行方式输入Sti7710，进入MPEG2 A/V解码部分。
　　MPEG2 A/V解码器首先主要对TS流进行处理，在解复用后提取MPEG2压缩的音视频数据，解码得到图像，再加上OSD显示，以模拟和数字音视频的方式输出。A/V输出有模拟和数字多种方式，模拟视频有RGb、YPbPr等方式输出，数字视频可以通过HDMI编码和DVI接口输出[5-7]。
2.2 HDTV模块
　　HDTV模块基于Trident公司的模拟高清方案，实现一个接收模拟电视信号的高清电视机的功能。其系统框图如图1所示。
　　模块支持RGb、YPbPr、CVbS等模拟视频输入和HDMI数字视频输入，并会对图像进行相应处理，并叠加自己的OSD系统。处理器由两个部分组成，一个是16位的M16C/62系列MCU，负责执行电视主控程序，控制电视系统的运行；另一个是图像处理器SVP-EX52，在MCU的控制下处理输入的图像数据并输出给屏幕显示。图像处理器的主要功能有以下几点，一是将输入的隔行扫描的图像转换成逐行扫描的图像，二是将输入的24Hz,30Hz等低于60Hz场频的图像转换成60Hz，三是对画面解析度和形状大小进行调整，重新填写像素矩阵，使得图像可以按需求缩放和处理。
　　高清信号的数据量很大，以1280×720p为例，每秒需要输出给显示屏幕的图像数据量为1280×720×24×60bit,约等于1.327Gbit，所以传输率要求非常高。LVDS即低电压差分信号技术达到几个Gbit的传输率，可以满足需要，所以图像处理器输出的高清视频信号需要调制成LVDS信号传给大尺寸的LCD液晶屏幕或者PDP等离子屏幕。



图2 双处理器通信协议数据包格式
　　Start byte：起始字符，定义为字符"#"；
　　Packet type：包传输的数据类型，"C"表示包传输的为命令，"D"表示数据, "S"表示状态；
　　Packet length：包数据的长度，定义每个包最多可以传送255个字节；
　　Direction：包传输的方向，字符"0"表示由TV向DVb发送命令或数据，字符"1"表示由DVb 向TV发送状态或数据；
　　CRC：简单的CRC-8纠错码，用来保证数据传输的可靠性；
　　End byte：终止字符，定义为ASCII码0x0AH（回车符）。
　　Data block字段为包的数据块，根据Packet type决定的传输的数据类型的不同，内容根据需要将安装命令、状态和数据这三种情况作不同的约定。
3.3 软件结构
　　HDTV模块分为ATV和DTV两个状态，当HDTV模块处于ATV状态时，将DVb模块关闭，只留HDTV模块工作，整机只实现普通电视的功能。当HDTV模块处于DTV状态时，将DVb模块打开，系统处于双处理器协同工作状态。DVb模块输出音视频信号通过HDMI接口传给HDTV模块播放。



图3双处理器协同工作的软件系统结构
　　系统只使用一个遥控器，遥控键码在ATV和DTV不同状态下由两个模块复用。遥控器命令由HDTV处理器响应，HDTV对遥控器命令作分析，如果是对电视机本身的遥控操作则由电视机作相应操作，如果是对DVb的遥控操作则映射成控制DVb模块的命令，通过通信协议的包发送程序将命令打包传送给DVb模块，DVb处理器的包解析进程从包中提取出命令内容，然后处理器做指定的动作，同时返回相应状态。
系统只在HDTV处理器上维护一个OSD系统，当HDTV在DTV状态下，需要显示DVb的数据时，通过通信协议向DVb模块请求显示数据，DVb模块将需要OSD显示的数据也通过通信协议的传给HDTV模块，HDTV模块的包解析程序将数据内容提取出来交给OSD显示。
　　因此，通过这种方法，在HDTV模块上实现了单一用户界面，在DVb模块上实现了单一数据访问控制。整个系统的软件结构可见图3所示。
4 结论
　　基于双处理器的高清数字电视设计在硬件和软件上都有一些新的技术难点，不仅意味着功能的整合，同时要求双处理器能协同工作，实现单一系统映像。本文给出了系统的硬件结构，在此基础上提出了通过串行通信在双处理器之间同步命令与状态、交换数据来实现单一系统映像的方法。这一设计思想为高清数字电视开发提供了一种思路，也对其他基于多CPU的嵌入式系统设计有一定的参考价值。
参考文献
　　[1] Nam Ling,Nien-Tsu Wang. R

eal-time video decoding scheme for HDTV set-top boxes[J]. IEEE Transactions on broadcasting,2002,48(4) :353–360.
　　[2] Jun Xin,Ming-Ting Sun,byung-Sun Choi,Kang-Wook Chun. An HDTV-to-SDTV spatial transcoder[J]. IEEE Transactions on Circuits and Systems for Video Technology. 2002,12(11): 998–1008.
　　[3] Yamauchi,H.Okada,S.Taketa,K. Single chip video processor for digital HDTV[J]. IEEE Transactions on Consumer Electronics.2001,47(3): 394-404.
　　[4] Sti7710 Data sheet, STMicroelectronics. [Db/OL]. www.st.com.
　　[5] Kuge,T. Wavelet picture coding and its several problems of the application to the interlace HDTV and the ultra-high definition images. Proceedings of International Conference on Image Processing,2002, Volume 3: III-217- III-220.
　　[6] 舒国丽,金韬,任秀丽.网络电视机顶盒GUI系统的设计与实现[J].小型微型计算机系统,2002,23(10):1270-1273.
　　[7] 夏恺 ,薛永林.MPEG-2 TS流分析模块及系统的设计和实现[J].微计算机信息,2005,(20):85-87.
　　[8] 刘宝锋,张文军.机顶盒应用软件模块的设计与实现[J].计算机工程,2004,30(8):85-87.
　　[9] 李小将,樊天晴,胡正国.嵌入式系统在信息家电中的应用[J].计算机工程,2002,28(4):192-193.