时钟分频及定时变换电路

liyf

时钟分频及定时变换电路



发送1024KHz方波信号进入倒相器U206:A（74LS04）的输入端（第1引脚）后，再经过U206:F（74LS04）输出到第一级分频电路U201（74LS161）中，逐级分频，得到256KHz的时钟信号，在测试点TP211处可测出波形。将U201（74LS161）的第15引脚输出的64KHz窄脉冲信号送至第二级分频电路U202（74LS161）的第7与10引脚，作选通信号。由于只有在64KHz的窄脉冲期间，分频电路才能有输出。因此U202的输出经过逐次分频后，通过U203:A（74LS74）与U204:A（74LS161）U212（74LS04），在U203:A的Q端输出8KHz作为发送分帧同步信号，端输出反相8KHz作为接收分帧同步信号。
U208:A（74LS08）的输出8KHz信号作为软定时信号的计数信号，输送至CPU U215（89C51）的定时器T0、T1。
U210:B（74LS04）是8KHz窄脉冲对256KHz方波进行选通输出。U206:B、C、E（74LS04）作延时用，对256KHz方波信号进行延时，克服逻辑竞争现象。



图7－7分频电路及定时变换电路波形图